PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-084243

(43) Date of publication of application: 17.03.1992

(51)Int.Cl.

G06F 12/08

G06F 9/46

(21)Application number: 02-198874

(71)Applicant: NEC CORP

(22)Date of filing:

26.07.1990


(72)Inventor: IIJIMA AKIO

(54) DATA ARRANGEMENT CONTROL SYSTEM FOR CACHE MEMORY

(57)Abstract:

PURPOSE: To improve the performance of a real time processing processor by permitting the processor to supervise the priority level of an interruption processing and that of a task in the middle of the processing and to control data of high priority in such a way that it is preferentially remained in cache memory.

CONSTITUTION: For improving the speed of the access of the processor to data stored on a main storage memory 5, the cache memory 3 which can access at high speed is prepared between the main storage memory 5 and the processor 1 and data on the main storage memory 5, whose access frequency is high, is dynamically arranged on the cache memory 3. When the processor 1 accesses to the main storage memory 5, an address is checked. When data on the address exists on the cache memory 3, data on the cache memory 3 is arrangement—controlled so that data on the cache memory 3 is accessed instead of the main storage memory 5. The processor 1 supervises the priority level



of the interruption processing in the middle of execution and that of the task in the middle of the processing and preferentially leaves data of high priority on the cache memory as against data accessed in the middle of the processing of data whose priority level is low.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

⑲ 日本国特許庁(JP)

① 特許出願公開

[®] 公 開 特 許 公 報 (A) 平4-84243

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成4年(1992)3月17日

G 06 F 12/08 9/46 3 1 0 3 4 0

7232-5B 8120-5B

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称

の出

キヤツシユメモリのデータ配置制御方式

Z B

②特 願 平2-198874

②出 願 平2(1990)7月26日

個発明者 飯島

節 人

明 夫 東京都港区芝5丁目7番1号 日本電気株式会社内

日本電気株式会社

東京都港区芝5丁目7番1号

個代 理 人 弁理士 内 原 晋

明相書

発明の名称

キャッシュメモリのデータ配置制御方式

特許請求の範囲

と、前記各データの優先度の値と各データのアクセス状況とに基づいて前記主記憶メモリ上のデータの前記キャッシュメモリ上への配置を制御する手段とを有し、優先度の低いレベルの処理中にアクセスされたデータを優先的に前記キャッシュメモリ上に残すことを特徴とするキャッシュメモリのデータ配置制御方式。

発明の詳細な説明

〔産業上の利用分野〕

本発明はキャッシュメモリのデータ配置制御方式に関し、特にリアルタイム処理プロセッサ向けの優先度の高い割込み処理。タスク処理中のプログラム及びデータを優先度にキャッシュメモリ上に配置する方式に関する。

〔従来の技術〕

従来、キャッシュメモリのデータ配置制御方式は、プロセッサが主記憶メモリ上のデータアクセスの際にそのアドレスをチェックし、該アドレス

特開平4-84243(2)

のデータがキャッシュメモリ上にある場合は、まみいと、また該データがキャッシュメモリ上からデータとに無い場合には、主記憶メモリ上からデータをキャッシュメモリ上に書き込む方でである。 野ない 場合には、最も最近アクをおり、すっか無い場合には、最も最近アクを記訳し、キャッシュメモリ上に設定し、また、まないがによいがある。 はまれる はい でしょう はい でい はい でい かん によい はい でい かん で は まい は し ない ブロックと 書き 換える 方式を とっている。

(発明が解決しようとする課題)

上述した従来のキャッシュメモリのデータ配置 制御方式は、すべてのデータが同じ優先度においてキャッシュメモリへの配置が行なわれる方式となっているので、複数レベルの優先度を持つ割込み処理やタスクの実行により処理される通信や機器制御用のリアルタイム処理の実行においては、 システムの処理能力の向上に対して実質上最も高速処理が要求されている割込み処理や優先度の高いタスク処理が、処理の実行頻度や処理プログラム及び処理にアクセスされるデータの局所性が低いために、キャッシュメモリ上に残っている確率が低く有効にキャッシュが動作しないという場合がある。

〔課題を解決するための手段〕

〔実施例〕

次に、本発明について図面を参照して説明する。

第1図は本発明の一実施例のブロック図である。プロセッサ1に、キャッシュメモリ3とキャッシュメモリ3を制御するキャッシュコントローラ6とが、プロセッサバス2を介して接続される。主記憶メモリ5はメモリバス4を介してキャッシュメモリ3に接続され、キャッシュメモリ3とキャッシュコントローラ6間はキャッシュ制御

バス7により接続されている。

次に動作を説明する。

プロセッサ1がメモリ上のデータの読み出し動 作を実行すると、キャッシュコントローラ6は、 プロセッサバス2に出力されたアドレスをチェッ クし該アドレスのデータがキャッシュメモリ3上 に存在するか否かを判断し、キャッシュメモリ3 上にある場合は、ただちに該データをキャッシュ メモリ3から読み出しプロセッサ1に転送すると ともに、キャッシュコントローラ6の保持してい る該データのアクセス状況をアップデートする。 プロセッサ1が読み出そうとしたデータがキャッ スメモリ3上に無い場合は、キャッシュコントロ ーラ6は、主記憶メモリちからデータを読み出し プロセッサ1に転送すると同時に、キャッシュメ モリ3上に該データの収容される空をエリアがあ る場合はその空きエリアに書き込み、また該デー タの収容される空きエリアが無い場合は、プロセ ッサバス2上に出力されたステータス情報から判 断される該データの優先レベルの値またはあらか

特開平4-84243(3)

優先レベルの値はあらかじめタスクの切換え時に参照される主記憶メモリ5上のタスクコントロールテーブルに設定された該タスクの優先レベルの値を、タスク切換時にプロセッサ1内のレジスタに読み込みその値をプロセッサバス2上に出力

する方式、またはタスク切換え時にアロセッサ 1 がアログラムに従いキャッシュコントローラ 6 に書き込む方式がとられる。

次にキャッシュメモリ3内のデータと主記憶メ モリ5内のデータの書き換えを制御するアルゴリ ズムの一実施例について述べる。

キャッシュコントローラ6は以下のルールに従い、各テータに付けられたパラメータを更新していく

- (1) キャッシュメモリ3がヒットした場合は該 当データのパラメータを+1する。
- (2) 一定時間間隔(システムごとに最適な値を 定める。) にキャッシュメモリ3内の前デ ータのパラメータを-1する。
- (3) キャッシュメモリ3に新しく書き込むデータについては、そのデータの優先レベルpに対して k×p(kは計数でシステムごとに最適な値を定める。)の値をパラメータに設定する。

キャッシュメモリ3がヒットせず又、キャッシ

ュメモリ3内に空きエリアがない場合には該データの k×pの値とキャッシュメモリ3内の各データのパラメータ値を比較し、k×pより小さいものがあればその内の最小の値のものをキャッシュメモリ3内に書き込む。k×pより小さいパラメータを有するデータが無い場合はキャッシュメモリ3には書き込まない。

上記のアルゴリズムを適用することによりデータの優先レベルとアクセス頻度の高いデータが優先的にキャッシュメモリ3内に残るように制御可能となる。

(発明の効果)

以上説明したように本発明は、プロセッサがタス 行中の割込み処理の優先レベル及び処理中のタスクの優先レベルを監視し、かつキャッシュメモリ内にデータを収容する際に各データの優先度でよりで、 シュメモリのデータの書き換えを行なう際に上記をデータの優先度及びアクセス頻度、アクセス順 序等の各データのアクセス状況の比較を行ない、 優先度の高いデータをキャッシュメモリ内に優先 的に残す制御を行なうことにより、リアルタイム 処理プロセッサにおいて、実質上システムの理 能力を決定する優先レベルの高い都込み処理 先タスクの処理時にアクセスされるプログラム、 データのキャッシュ存在確率を高め、リアルタイム ム処理能力を高めることができる効果がある。

図面の簡単な説明

第1図は本発明の一実施例のブロック図であ *

1 … プロセッサ、2 … プロセッサバス、3 … キャッシュメモリ、4 … メモリバス、5 … 主記値メモリ、6 … キャッシュコントローラ、7 … キャッシュ制御バス。

代理人 弁理士 內 原 智

第1区

